第1回半導体分野将来基金表彰 受賞者

応用物理学会シリコン系半導体エレクトロニクス業績賞(名取研二業績賞)

受賞者
齋藤 和之 氏(会津大学名誉教授)
業績
LDD (Lightly Doped Drain) 構造MOSFETの先駆的提案とその有用性の実証

齋藤氏は,1973年に日本電信電話公社(NTTの前身)に入社し,同社において集積回路関連の研究開発に従事してきた.当時,シリコン集積回路分野では微細化による性能・機能向上が進められていたが,ゲート長が1μmに近づくにつれてデバイス構造の形成のみならず短チャネル効果などにより微細化限界に到達してしまうという警鐘が鳴らされていた.しかし微細化の恩恵が極めて大きいことは当然予測されており,世界中の半導体メーカーは限界を超えることにしのぎを削って研究開発を進めていた.日本においても同様の状況であった.

1µm以下の微細MOSFETでは,短チャネル効果の軽減,ソース-ドレイン間耐圧の向上が課題として挙げられていたが,これらに対して齋藤氏は,それまでのMOSFETのゲート・ソース・ドレインの基本構造の縛りを越え,ゲートに隣接したソース・ドレイン領域の不純物濃度低減による電界緩和を特徴としたLDD構造を1978年に提案した.さらにデバイスを作成,特性の評価・解析を行いLDDの有用性を実証した.LDD構造については,1982年に発表されたOgura氏を中心にしたIBMのグループによるサイドスペーサを用いた自己整合技術による実証が集積化を含めた観点から取り上げられることが多いが,同氏らの論文においても短チャネル効果の抑制に関する動作の本質に関しては齋藤氏の日本語の報告が引用され,また齋藤氏の命名したLDDという名称は現在まで世界中で継承されている.

シリコン集積回路技術の中で,ゲート長1µmの壁を打破したことのインパクトは極めて大きく,さらにLDD構造は接合部の電界緩和によるホットエレクトロン劣化に対する対策としてもきわめて有効な構造になっている.その後に種々の改善はなされてきているものの,LDD構造MOSFETの基本的考え方は永く踏襲されている.

以上のように,齋藤氏はLDD構造MOSFETの有用性を提案し,さらに素子の作製・特性評価・解析を行い,その技術の正しさを実証したインパクトは非常に大きく,LDDという命名が継承されているというだけでなく,現在の超微細シリコンCMOS集積回路への道を切り開いた技術の一つとなっており,シリコン系半導体エレクトロニクス業績賞(名取研二業績賞)にまことにふさわしいと認められる.

応用物理学会シリコン系半導体エレクトロニクス業績賞(名取研二業績賞)

受賞者
藤平 龍彦 氏(富士電機)
業績
スーパージャンクション理論の提唱とそれに基づく高性能シリコンパワー半導体デバイスの実現

1990年代半ば,藤平龍彦氏が従事していたシリコンパワーMOSFET,特に高耐圧パワーMOSFETの開発において,いわゆるシリコンリミット理論線を越えてのオン抵抗-素子耐圧特性向上は不可能と考えられており,その製品開発もこの理論線にいかに漸近させるかを中心になされていた.これは,MOSFETでは耐圧保持層(n-ドリフト層)の不純物濃度と厚さによってオン抵抗と素子耐圧の関係が決定され,その性能限界がシリコン材料で決まるとされていたことによる.ところが1997年に同氏がJJAP (Japanese Journal of Applied Physics) に発表した論文 “Theory of Semiconductor Superjunction Devices” にて,今まで超えることが不可能であるとされていた上記理論線を超えることが可能であることを理論的に示し,この構造を Superjunction (SJ) と命名した.SJ-MOSFETでは,従来のn-ドリフト層部をpピラー層とnピラー層を周期的に配置することで,素子耐圧がこの両ピラー層の電荷によって決まるようになる.一方そのオン抵抗はnピラー層の濃度で決まるため,従来のMOSFETと異なりnピラー層の濃度をより高く設定できるため上記シリコンリミット理論線を超える特性が実現できた.さらに同氏は,この実用化のための構造や製造方法を提案し特許も取得した.藤平氏のJJAP論文のインパクトは非常に大きく,この論文発表以降,1990年代終盤から世界中でSJ-MOSFETの研究開発と製品化が急速に進み,現在では10社以上の企業がSJ-MOSFETの製品を販売,その市場規模は25億米ドルに達している(2021年).近年では,産業用や民生用の電源用途に加えて,ハイブリッド車や電気自動車の高圧バッテリーと低圧バッテリーの間のDC-DCコンバータにSJ-MOSFETが適用されており,自動車の電動化の進展に伴ってその使用量は益々増えるものと思われる.今後はSiC-MOSFETやその他の化合物半導体パワーデバイスもSJ化が進められると考えられ,その重要性は益々高まって行く.

以上のように,藤平氏はパワー半導体デバイスの開発において,従来のオン抵抗-素子耐圧理論限界特性線を大きく超えるSJ理論を提唱し,さらにその実用化のための技術を明らかにし,シリコンパワー半導体デバイスの普及に大きく貢献した.この実績はシリコン系半導体エレクトロ二クス業績賞(名取研二賞業績賞)にまことにふさわしいと認められる.

応用物理学会シリコン系半導体エレクトロニクス若手奨励賞(名取研二若手奨励賞a)

受賞者
隅田 圭 氏(ソニーセミコンダクタソリューションズ)
業績
FETの移動度を律速する表面ラフネス散乱に対する定量的モデルの構築

隅田圭さんは,2018年に東京大学工学部電気電子工学科を卒業後,2023年に同大学院電気系工学専攻博士課程を修了し,現在(株)ソニーセミコンダクタソリューションズに所属している.本奨励賞aの対象は,博士課程在学時に行った「極薄半導体チャネルにおいて移動度を律速する表面ラフネス散乱に関する新しい定量的モデルの構築」に関する研究成果である.現在用いられている表面散乱に対する基本的考え方は約50年前に提案された表面ラフネスによる散乱ポテンシャルが凹凸に対して線形であるというモデルに基づくものであるが,その定量性に関してはやや無理がある部分が指摘されてきた.一方で極薄膜半導体チャネルでは表面ラフネス散乱が支配的になり,従来モデルによるFETの定量的性能予測が難しくなってきていることから新しいモデルの構築が強く期待されている.本研究はこの表面ラフネス散乱に関する従来モデルの基本的な考え方を見直すことから出発した.すなわち,表面ラフネスを線形なポテンシャルではなく本質的に非線形なものとして取り扱わなくてはならないという認識から出発して,その非線形性を取り入れた場合にも定常状態として機能する基底状態のハミルトニアンを設定したところに本研究の斬新性があり,それに基づいて表面ラフネス散乱をモデル化することに成功した.そのモデルを用いて Si, Ge, InAs における移動度を各面方位に対して計算するとともに実際の結果と比較することによって,それぞれの材料の潜在的可能性を検討した.その結果として今後の最先端CMOSに対して,現状で有力候補の一つである二次元材料でなくても,(111) Ge および (111) InAs チャネルを用いることによって少なくとも2nm厚までは高い移動度を利用できる可能性が示された.以上のように本研究成果は最先端CMOSチャネル技術開発に直接的に関係していることは特筆する点であるが,さらに広く半導体デバイス技術の基礎となるデバイス物理の根幹に関わっているという点からもシリコン系半導体エレクトロニクス若手奨励賞(名取研二若手奨励賞a)にまことにふさわしいと認められる.

応用物理学会シリコン系半導体エレクトロニクス若手奨励賞(名取研二若手奨励賞b)

受賞者
野沢 公暉 氏(筑波大学)
業績
不純物ドーピングにより固相成長過程を制御した大粒径n型多結晶ゲルマニウム薄膜の実現

野沢公暉さんは,2022年に筑波大学理工学群を卒業し,現在は同大学院博士前期課程に在籍している.野沢さんは,筑波大学における「早期研究室配属制度」に採択され,学部2年次から4年間以上にわたって従来の多結晶シリコン(Si)薄膜に代わる新しい高移動度膜半導体材料として多結晶ゲルマニウム(Ge)薄膜の低温成長の研究をおこなってきた.

多結晶Ge薄膜形成の研究過程において,固相成長の前駆体となる非晶質Ge薄膜中にあらかじめ適切な濃度のリン(P)やヒ素(As)を添加しておくことで,固相成長後のGe薄膜におけるグレインサイズが数十ミクロンまで劇的に大粒径化するという現象を見出した.固相成長によって形成された薄膜中のグレインサイズは核形成速度と横方向成長速度のバランスによって決まると考えられるが,ドープされた多結晶Geの場合には両者とも成長温度に関して活性化型になっていることが明らかにされ,さらにドーパントの種類と濃度によってそれらが大きく変化することも実験的に示された.それらの結果から大粒径化には適切な濃度のドーパントが必要であることも理解された.

これらの知見に基づいてPをドープしたGe薄膜にさらにスズ(Sn)を添加した膜のガラス上合成にも挑戦した.その際に,Ge薄膜とガラスとの界面反応も制御するために界面層となる極薄絶縁膜を適切に選択することによって電子移動度は450cm2/Vs程度という多結晶Ge系半導体薄膜としての最高値を達成している.この値は同じ1019cm-3程度の電子密度を持つ単結晶Geの移動度と同程度である.

上記の研究成果は,単に固相成長の最適化によって電気特性を改善することによって得られたものではなく,取り組み手法の一貫性および常に結晶成長の材料科学的基礎に戻るという手法に基づいて得られたものである.さらに合成した多結晶薄膜の解析に機械学習を取り入れるという新しい研究手法の方向性も含まれており,今後のさらなる展開が予感させられる.よって応用物理学会シリコン系半導体エレクトロニクス若手奨励賞bにまことにふさわしいと認められる.

応用物理学会シリコン系半導体エレクトロニクス高専活性化奨励賞(名取研二高専活性化奨励賞)

受賞者
清原 修二 氏(舞鶴高専)

AI(人工知能)やビッグデータや自動運転や省資源・省エネルギーなど,将来にわたる半導体集積回路への要求は留まるところを知らない.その実現には,2-3nmの最先端微細加工技術はもとより,装置・材料,システム・回路・デバイス・プロセスなど,関連技術は限りなく広いと言っても過言ではない.これらの技術に多くの才能が早期に接することは,多くの新しい技術を創出していく上で,極めて重要である.基本を知り,最先端技術に興味を抱くことで,柔軟な頭で,アイディアを提案していくことができるからである.

舞鶴高専では,ナノインプリンティング技術を始めとして,薄膜・接合の形成技術および評価技術の研究開発を進めている.特に,従来のフォトリソグラフィーに替わるナノインプリント技術の高度化を図っている.ナノインプリントでは細部パターン形成技術の構築が課題とされていた.超音波振動の導入によりよりモールドを微細パターンにも入る形成技術を可能とした.形成された微細パターンの変化を走査型プローブ顕微鏡により評価し,ダイヤモンド半導体などに使用される DLC (Diamond-like Carbon) L&S・ドットパターン形成に適用している.これらの成果は過去3年間に毎年5-7件をコンスタントに発表されている.セミコンジャパンなど外部への活動発信も積極的に行われている.

また,舞鶴高専の清原研究室では,半導体前工程装置を用いて,小・中学生および舞鶴高専生に,半導体デバイス・プロセスの基礎知識を習得した半導体エンジニアの育成も積極的に進めている.微細加工は,薄膜形成とともに,半導体集積回路のもっとも根幹をなすところであり,その技術に触れた若者が育つことは,日本が復活していく糸口になることが期待される.

かつて,日本の研究開発の強みは,単に技術を覚え繰り返すことで技術習得することをはるかに超え,裾広く自身のアイディアを盛り込み,技術の高みを極めることが得意であったことである.舞鶴高専での教育は,技術を見,アイディア創出の喜びを知ることで,次世代技術の人材を育成するところにある.技術教育も進め,教育効果を高めており,高専活性化奨励賞に相応しいと判断される.今後も,さらなる技術教育活動もますます進められることを期待するものである.