13. 半導体A（シリコン）

16p-A5 - 1〜11

• 1仮想接地型NORフラッシュメモリの誤書き込みシミュレーション阪大院工¹，JST CREST^{2 ○}井鷺洋介¹，山内祥光¹，鎌倉良成^1,2
• 2バルクとSOI NANDフラッシュメモリセルにおける微細化による短チャネル効果と書き込み禁止時チャネル昇圧リークへの影響東大院工 ^○宮地幸祐，洪　慶麟，竹内　健
• 3ナノスケールメモリーセルの電流電圧特性シミュレーション筑波大電物 ^○徐　丞完，芝宮　徹，植田暁子，佐野伸行
• 43次元ナノスケールメモリセルでのトンネル電流の評価筑波大電物 ^○芝宮　徹，徐　丞完，植田曉子，佐野伸行
• 5TCADベースのトンネルFET モデリング産総研 GNC ^○福田浩一，森　貴洋，水林　亘，森田行則，田邊顕人，昌原明植，安田哲二，右田真二，太田裕之
• 6Si, InAs, InAs/SiナノワイヤトンネルFETにおけるバンド間トンネリング特性の比較神戸大院工¹，IBM東京基礎研^{2 ○（M1C）}三好泰諒¹，小川真人¹，相馬聡文¹，中村　肇²
•  休憩　15:00〜15:15
• 7歪みドレインがバリスティックチャネルデバイスの特性に与える影響東工大フロンティア研¹，東工大総理工²，新疆大学（中国）^{3 ○}Abudureheman Abudukelimu¹，角嶋邦之²，パールハット アヘメト¹，Mamtimin Geni³，名取研二¹，岩井　洋¹
• 8サブナノ秒領域におけるナノデバイスの電流揺らぎ：EMC/MDシミュレーションによる解析早大理工¹，阪大院工²，筑波大³，JST-CREST^{4 ○（PC）}神岡武文^1,4，今井裕也¹，鎌倉良成^2,4，大毛利健治^3,4，白石賢二^3,4，丹羽正昭^3,4，山田啓作^3,4，渡邉孝信^1,4
• 9非対称チャネルにおけるキャリア輸送のEMC/MDシミュレーション早大理工¹，阪大理工²，筑波大³，JST-CREST^{4 ○（B）}今井裕也¹，神岡武文^1,4，鎌倉良成^2,4，大毛利健治^3,4，白石賢二^3,4，丹羽正昭^3,4，山田啓作^3,4，渡邉孝信^1,4
• 10分子動力学シミュレーションを用いた酸化膜付きシリコンナノワイヤ中のフォノン解析京大院工 ^○三枝琢己，鷹尾祥典，江利口浩二，斧　高一
• 11フルバンドモンテカルロ法によるSi薄膜中のフォノン輸送特性解析阪大院工¹，JST CREST^{2 ○}久木田健太郎¹，鎌倉良成^1,2

16a-GP2 - 1〜5

• 1Rigged-QED 理論に基づく量子系の時間発展と局所物理量京大工 ^○瀬波大土，宮里敏秀，池田裕治，立花明知
• 2高耐圧デバイスにおけるImpact ionization Currentのモデル化広島大 ^○三好俊輝，三浦道子，三宅正尭
• 3乱れたシリコンナノドットにおけるインパクトイオン化率阪大工¹，早大理工²，農工大工³，JST CREST^{4 ○}森　伸也^1,4，富田将典²，三成英樹^1,4，渡邉孝信²，越田信義³
• 4トンネルトランジスタにおける空間電荷効果の簡易モデル阪大工¹，JST CREST² 山本将央¹，三成英樹^1,2，^○森　伸也^1,2
• 5STI型ULSI素子の転位蓄積に伴う電気特性変化東京都市大¹，北見工大²，アドバンスソフト^{3 ○}岩田康司¹，牧野修士¹，石田善明²，佐藤満弘²，山口　憲³，丸泉琢也¹