13. 半導体A(シリコン)

13.6 Siデバイス/集積化技術

3月16日 9:00〜18:15  会場:A1

16a-A1 - 1〜10

  • 1「講演奨励賞受賞記念講演」(15分)
    次世代高性能CMOS実現に向けた高移動度III-V/GeチャネルMOSFETの集積化
    東大1,産総研2,住友化学3 横山正史1,金 相賢1,張  睿1,田岡紀之1,卜部友二2,前田辰郎2,高木秀樹2,安田哲二2,山田 永3,市川 磨3,福原 昇3,秦 雅彦3,杉山正和1,中野義昭1,竹中 充1,高木信一1
  • 2Si基板上のInGaAs/InP/InAlAs/InGaAsコア・マルチシェルナノワイヤ縦型トランジスタの作製北大院情報科学、量子集積センター1,JSTさきがけ2 冨岡克広1,2,吉村正利1,福井孝志1
  • 3バリスティックInAsナノワイヤFETのワイヤ方向依存性神戸大工1,JST CREST2 滝口直也1,下井田健太1土屋英昭1,2,小川真人1
  • 4高Ge濃度歪みSiGeチャネルTri-gate Metal S/D MOSFETにおけるソース端キャリア速度増大の実証東芝研究開発センター 池田圭司,小田 穣,入沢寿史,上牟田雄一,守山佳彦,手塚 勉
  • 5HfGex ショットキー・ソース/ドレイン Ge p-MOSFETの作製九大・総理工1,九大・産学セ2 山本圭介1,佐田隆宏1,山中 武1,坂本敬太1,小島秀太1,楊 海貴2,王  冬2,中島 寛2
  • 6TiNショットキー・ソース/ドレイン Ge n-MOSFETの作製九大・総理工1,九大・産学セ2 山本圭介1,山中 武1,原田健司1,佐田隆宏1,坂本敬太1,小島秀太1,王  冬2,中島 寛2
  • 7S原子ペアーによるNiSi/Si接合の無障壁化 - 理論からの予想東芝研開セ 加藤弘一,西 義史,三谷祐一郎
  • 8ショットキーソース型トンネルトランジスタにおけるシリサイド結晶相と接合位置の重要性産総研-GNC 右田真司,太田裕之
  • 9TFET 特性へのゲートリーク電流の影響-シミュレーションによる検討産総研GNC 森 貴洋,福田浩一,田邊顕人,前田辰郎,水林 亘,大内真一,Yongxun Liu,昌原明植,安田哲二,太田裕之
  • 10Siエピタキシャル成長による急峻トンネル接合を用いたTFETの形成産総研GNC 森田行則,森 貴洋,右田真司,水林 亘,田邊顕人,福田浩一,昌原明植,太田裕之
  •  昼食 11:30〜13:00

16p-A1 - 1〜20

  • 110Gトランジスタのしきい値電圧ばらつきの測定東大生研 水谷朋子,Anil Kumar,平本俊郎
  • 210G トランジスタのVTH 分布の低VTH 領域におけるテールの原因東大生研 Anil Kumar,水谷朋子,平本俊郎
  • 3バルクnMOSFETにおけるしきい値電圧の局所的ドレイン電圧依存性東大生研 橋本 亮,更屋拓哉,平本俊郎
  • 4シリコンナノワイヤMOSFETにおけるVth,DIBLおよび電流立上り電圧のデバイス内ばらつき東大生研 毛  珂,水谷朋子,Kumar Anil,更屋拓哉,平本俊郎
  • 5FinFETのオン電流ばらつき要因の解析産総研 松川 貴,Yongxun Liu,大内真一,遠藤和彦,塚田順一,石川由紀,山内洋美,太田裕之,右田真司,森田行則,坂本邦博,昌原明植
  • 6TiNゲートプロセスがFinFETの移動度及びばらつきに及ぼす影響明大1,日本学術振興会2,産総研3 林田哲郎1,2,遠藤和彦3,Yongxun Liu3,大内真一3,松川 貴3,水林 亘3,右田真司3,森田行則3,太田裕之3,橋口裕樹1,小瀬村大亮1,亀井貴弘1,安川裕政1,塚田順一3,石川由紀3,山内洋美3,小椋厚志1,昌原明植1,3
  • 73次元アトムプローブ法によるシリコンfin構造中の不純物分布評価東北大金研1,パナソニック2 ○(D)高見澤悠1,野沢康子1,清水康雄1,外山 健1,永井康介1,森田弘洋2,小倉基次2
  • 8FinFETのばらつき特性とSRAMノイズマージンとの相関評価産総研ナノエレ部門 遠藤和彦,大内真一,石川由紀,Yongxun Liu,松川 貴,坂本邦博,塚田順一,山内洋美,昌原明植
  • 9局所電子注入非対称パスゲートトランジスタを用いたSRAMにおけるVTHシフト自己収束機構としきい値電圧付近VWL注入手法東大院工1,半導体理工学研究センター2 ○(P)宮地幸祐1,篠塚康大1,宮野信治2,竹内 健1
  • 10瞬時熱酸化により改善したIPD膜を用いたNOR型Tri-Gateフラッシュメモリの作製及び電気特性評価明大1,産総研2 亀井貴弘1,Yongxun Liu2,松川 貴2,遠藤和彦2,大内真一2,塚田順一2,山内洋美2,石川由紀2,林田哲郎1,坂本邦博2,小椋厚志1,昌原明稙1,2
  •  休憩 15:30〜15:45
  • 11Double-GateとTri-Gate構造を用いたFinFETフラッシュメモリ電気特性の比較評価産総研1,明大2 Yongxun Liu1,亀井貴弘2,松川 貴1,遠藤和彦1,大内真一1,塚田順一1,山内洋美1,石川由紀1,林田哲郎2,坂本邦博1,小椋厚志2,昌原明植1,2
  • 12微細な三角形状トンネル領域を持つFloating-Gate型MOSキャパシタの作製及び電気特性評価産総研1,明大2 Yongxun Liu1,郭 若峰1,亀井貴弘2,松川 貴1,遠藤和彦1,大内真一1,塚田順一1,山内洋美1,石川由紀1,林田哲郎2,坂本邦博1,小椋厚志2,昌原明植1,2
  • 13標準CMOSプロセス単体トランジスタを用いたドレイン側アシスト消去動作による局所電子注入組み込みフラッシュメモリ東大院工 宮地幸祐,篠塚康大,竹内 健
  • 14強誘電体NANDフラッシュメモリの履歴効果と高速・高信頼性SSD向けのための書き戻し消去法東大院工1,産総研2 宮地幸祐1,矢島亮児1,畑中輝義1,高橋光恵2,酒井滋樹2,竹内 健1
  • 15ベリファイ付き1kb強誘電体NANDフラッシュメモリ東大1,産総研2 戸井田明俊1,宮地幸祐1,厳  康2,シージェン ジャン2,ハイ レバン2,高橋光恵2,酒井滋樹2,竹内 健1
  • 16NANDフラッシュメモリにおけるエラー回復システム東大工 柳原裕貴,田中丸周平,竹内 健
  • 17リステリアフェリチンを利用したナノドット型フローティングゲートメモリの作製奈良先端大1,戦略的創造研究推進事業2 上武央季1,2,小原孝介1,上沼睦典1,2,鄭  彬1,2,石河泰明1,2,山下一郎1,2,浦岡行治1,2
  • 18温度制御による相変化メモリの低電力書込み手法東大工1,産総研GNC2 吉岡和顕1,上口 光1,新谷俊通2,森川貴博2,竹内 健1
  • 19擬似スピンMOSFETを用いた不揮発性SRAM:スタティックノイズマージン評価東工大像情報1,東工大総理工2,科技機構CREST3 周藤悠介1,3,山本修一郎2,3,菅原 聡1,3
  • 20MCBIモード中性子ソフトエラーのモンテカルロシミュレーションモデルの検討日立製作所 谷口 斉,伊部英史

13.6 Siデバイス/集積化技術

3月17日 9:00〜17:55  会場:A1

17a-A1 - 1〜11

  • 1ナノスケールMOSFETの電流の概算式(3)東工大フロンテイア 名取研二
  • 2数nm-CMOS素子用Si単原子層の検討(I):量子的閉じ込め効果の検証神奈川大理1,東京農工大工2 水野智久1,戸部圭亮1,丸山洋一1,鮫島俊之2
  • 3MOS界面における変形ポテンシャルの上昇東工大院理工電子物理1,東工大量子ナノ研セ2 大橋輝之1,高橋綱己1,内田 建1,小田俊理2
  • 4ナノ薄膜SOIにおける不純物のイオン化エネルギー増大東工大電気電子1,東工大院電子物理2,東工大量子ナノ研セ3 黒澤裕也1,角谷直哉2,高橋綱己2,大橋輝之2,小田俊理3,内田 建2
  • 5シリコン(100)面および(110)面上に製作した極薄SOI MOSFETにおけるホール移動度の方向依存性東大生研 沓木知宏,清水 健,野村宏利,更屋拓哉,平本俊郎
  • 610nm以下のワイヤ径を有する(100)面上の高正孔移動度シリコンナノワイヤpFETにおける散乱機構東大生研 ○(M2)野村宏利,鈴木龍太,沓木知宏,更屋拓哉,平本俊郎
  •  休憩 10:30〜10:45
  • 7単一半導体を用いた新ソースへテロ構造の検討(VI):H+イオン注入による良好な結晶性の実現神奈川大理 武樋樹里亜,赤松大夢,阿部勇貴,水野智久
  • 8ACコンダクタンス法及びパルスIV法による自己発熱抑制時のSOI MOSFETドレイン電流評価東工大院理工電子物理1,東工大量子ナノ研セ2 別府伸耕1,小田俊理2,内田 建1
  • 9デバイスシミュレータを用いたナノスケールBulk/SOI FinFETの熱設計東工大電物1,東工大量子ナノエレ研セ2 ○(D)高橋綱己1,別府伸耕1,Kunro Chen1,小田俊理2,内田 建1
  • 10SPICEによる低電圧シリコンナノワイヤトランジスタCMOS回路性能の検討東芝1,東工大2 田中千加1,齋藤真澄1,太田健介1,内田 建2,沼田敏典1
  • 11実効チャネル長に対するチャネル不純物濃度分布の影響広島市大 松岡晃平,寺田和夫,讃内和彦,辻 勝弘
  •  昼食 12:00〜13:15

<13:15〜13:30はシリコンテクノロジー分科会論文賞・研究奨励賞授賞式>

17p-A1 - 1〜16

  • 1「第3回応用物理学会シリコンテクノロジー分科会論文賞受賞記念講演」(25分)
    High quality GeOx/Ge MOS interfaces by plasma post oxidation through Al2O3 capping
    東大院工 張  睿,岩崎敬志,田岡紀之,竹中 充,高木信一
  • 2「第3回応用物理学会シリコンテクノロジー分科会研究奨励賞受賞記念講演」(15分)
    配線間容量を用いた配線側壁のLow-k膜ダメージレイヤー評価
    ルネサスエレクトロニクス 古橋隆寿,中西伸登,松本雅弘,城戸成範,岡田昌和,河野祐一,廣瀬幸範,藤澤雅彦,浅井孝祐
  • 3「第3回応用物理学会シリコンテクノロジー分科会研究奨励賞受賞記念講演」(15分)
    トライゲートシリコンナノワイヤMOSFETの高性能化技術
    東芝研開セ1,東工大2 齋藤真澄1,中林幸雄1,内田 建2,沼田敏典1
  • 4完全CMOS互換室温動作シリコン単電子トランジスタ作製プロセス東大生研1,中大理工2 鈴木龍太1,野末喬城1,2,更屋拓哉1,平本俊郎1
  • 5チャージポンプ回路による浮遊ゲート単電子トランジスタの特性制御東大生産研1,中大院理工2 ○(M2)野末喬城1,2,鈴木龍太1,野村宏利1,更屋拓哉1,平本俊郎1
  • 6Si単電子トランジスタのバックゲート電圧によるゲート容量の変化北大院情報1,NTT物性研2 内田貴史1,篠原迪人1,竹中浩人1,Andres Jose1,有田正志1,藤原 聡2,高橋康夫1
  • 7Si単電子トランジスタの高周波応答特性北大院情報1,NTT物性研2 竹中浩人1,篠原迪人1,内田貴史1,有田正志1,藤原 聡2,高橋庸夫1
  • 8Transport through single donors at elevated temperatures in nanoscale Si transistors静大電研 ○(P)Earfan Hamid,ダニエル モラル,水野武志,田部道晴
  •  休憩 15:40〜15:55
  • 9シリコンナノ構造におけるリンドナー電子状態の空間分布静大電研1,サザンプトン大2,北陸先端大3 葛屋陽平1,ダニエル モラル1,水野武志1,田部道晴1,水田 博2,3
  • 10シリコン2重結合量子ドットの少数電子領域観測へ向けた構造最適化の検討東工大量子ナノエレ研セ1,東大ナノ量子機構2,JST-PRESTO3,日立ケンブリッジ研究所4 蒲原知宏1,小寺哲夫1,2,3,Thierry Ferrus4,Alessandro Rossi4,堀部浩介1,荒川泰彦2,David Williams4,小田俊理1
  • 11Electronic potential of lateral nanoscale Si pn junctions observed by KFM technique静大電研1,ワルシャワ大2 ○(D)Roland Nowak1,2,Miftahul Anwar1,ダニエル モラル1,水野武志1,Ryszard Jablonski2,田部道晴1
  • 12Observation of the photovoltaic effect in pn-junction silicon-on-insulator nanowires静大電研 Arief Udhiarto,Sri Purwiyanti,Daniel Moraru,Mizuno Takeshi,Tabe Michiharu
  • 13SOQ 基板の光・電子融合デバイスへの応用の検討東洋大バイオナノセンター 宮澤 元,中島義賢,花尻達郎
  • 14バイポーラ接合トランジスタの動作原理に対する光動説の提案香川大工 岡本研正
  • 15水平アレイ振動構造を用いた静電型MEMS発電機におけるエネルギーハーベスティングNTT-MI研 小野一善,佐藤昇男,阪田知巳,小舘淳一,佐藤康博,神 好人
  • 163次元集積SSD昇圧回路ためのクラスタ化を用いたSi貫通電極制御手法東大 上口 光,畑中輝義,竹内 健

13.6 Siデバイス/集積化技術

3月18日 会場:GP6
ポスターセッション
ポスター掲示時間9:30〜11:30

18a-GP6 - 1〜17

  • 1MOS界面バッファ層の導入とチャネルIn組成変調による極薄膜 InxGa1-xAs-OI MOSFETの高性能化東大1,産総研2,住友化学3 ○(D)金 相賢1,横山正史1,田岡紀之1,中根了昌1,安田哲二2,市川 磨3,福原 昇3,秦 雅彦3,竹中 充1,高木信一1
  • 2二軸引っ張りひずみによるInGaAs MOSFETの移動度向上東大1,産総研2,住友化学3 金 相賢1,横山正史1,田岡紀之1,中根了昌1,安田哲二2,市川 磨3,福原 昇3,秦 雅彦3,竹中 充1,高木信一1
  • 3Si/SiGe系電子トンネル型対称2重量子井戸RTD農工大院工 新田春樹,須田良幸
  • 4TDTFTにおける高温でのトンネル伝導兵庫県立大1,関西大2,広島大3 小林孝裕1,松尾直人1,部家 彰1,大村泰久2,横山 新3
  • 5SOI MOSFETで発生するS値 数mV/DECの急峻なオフ特性の解析金沢工大 ○(M1)菊池邦孝,伊藤大輝,鈴木淳平,五十嵐聡志,井田次郎
  • 6gmばらつきに対する局所VTHゆらぎの影響広島市立大1,ルネサスエレクトロニクス2,日本電気3 寺田和夫1,武田 諒1,辻 勝弘1,角村貴昭2,西田彰男2,最上 徹3
  • 7ヒ素イオン注入による注入イオンのストラグリング抑制効果の評価早大理工1,早大高等研2 ○(B)熊谷国憲1,堀 匡寛1,小松原彰1,谷井孝至1,品田賢宏2
  • 8単一イオン注入法を用いたヒ素(As)イオンの位置と個数を制御したトランジスタの低温伝導特性評価早大理工1,学振特別研究員2,CNR-IMM3,Politecnico di Milano4,NTT基礎研5,東北大6,早大高等研7 堀 匡寛1,2,Enrico Prati3,Filippo Guagliardo4,小野行徳5,小松原彰1,熊谷国憲1,谷井孝至1,遠藤哲郎6,大泊 巌1,品田賢宏7
  • 9ナノギャップ電極とナノ結晶シリコン量子ドットの電子輸送特性東工大量子ナノエレ研セ1,東大ナノ量子機構2,さきがけ-JST3,東工大院理工4 澤田知孝1,小寺哲夫1,2,3,河野行雄1,波多野睦子4,小田俊理1
  • 10単層ゲートによるシリコン2重量子ドット形成のシミュレーション東工大量子ナノ研セ1,東大ナノ量子機構2,さきがけ-JST3 Muhammad Amin Sulthoni1小寺哲夫1,2,3,河野行雄1,小田俊理1
  • 11Si量子ドット/NiSiナノドットハイブリッドフローティングゲートにおける光励起電子のパルス電圧応答広大院先端研1,名大院工2 池田弥央1,牧原克典2,宮崎誠一2
  • 12マルチフィンガ型MOSトランジスタにおける電流異常現象の原因に関する考察東芝研開セ 阿部和秀,板谷和彦
  • 13SiGe混晶太陽電池動作性能のPC1Dによる計算産総研RCPVT1,中国科学院2 川浪仁志1,高遠秀尚1,坂田 功1,劉 正新2
  • 14非晶質Si薄膜応力源によるSi抵抗素子への歪み効果九大シ情 茅山英士,高下卓馬,中川 豪,池田晃裕,浅野種正
  • 15チャージポンピング法による三次元構造Siチャネルの界面準位密度測定東工大フロンティア研1,東工大総理工2 ○(M2)中島一裕1,角嶋邦之2,Ahmet Parhat1,片岡好則2,西山 彰2,杉井信之2,筒井一生2,名取研二1,服部健雄1,岩井 洋1
  • 16Channel Length Dependent Interface Trap Generation near the Source due to Hot-Carrier Injection in MOSFETs島根大 ○(DC)胡  明,土屋敏章
  • 17ウエットエッチングを利用したダメージレスSiウエハ薄形化技術産総研1,プレテックAT2,東北大院3 渡辺直也1,宮崎 匠2,青柳昌宏1,吉川和博2,3