13. 半導体A（シリコン）

17a-GP10 - 1〜4

• 1ゼオライト含有ポーラスシリカ膜の高弾性率化広島県産科研¹，広大RNBS²，産総研³，三井化学^{4 ○}佐藤　旦¹，山本貴章²，秦　佑貴²，清野　豊³，茅場靖剛⁴，吉川公麿²
• 2表面弾性波による薄膜弾性率測定広島大RNBS¹，広島県産科研^{2 ○}秦　佑貴¹，山本貴章¹，佐藤　旦²，吉川公麿¹
• 3超臨界流体中Cu薄膜堆積のその場分光エリプソメトリ解析（第2報）山梨大院医工 佐々木拓哉，田部井幸寛，植野隆大，渡邉満洋，金　蓮花，^○近藤英一
• 4O₂添加高真空平板マグネトロンスパッタ法によるRuバリア層付き30nmトレンチへのCuリフローの観測東理大工 ^○伊藤勝利，斉藤　茂

18a-A5 - 1〜11

• 1｢講演奨励賞受賞記念講演｣（15分）
  LSI多層配線中に高耐圧インターフェイスを実現するInGaZnOを用いたBEOLトランジスタ技術ルネサスエレクトロニクス ^○金子貴昭，井上尚也，齋藤　忍，古武直也，林　喜宏
• 2接着界面の濡れ性を制御した3D IC用チップ/ウェーハ転写技術東北大院工¹，東北大未来研²，東北大院医工^{3 ○}大原悠希¹，李　康旭²，福島誉史²，田中　徹^1,3，小柳光正²
• 3高信頼性Cu-TSVのための応力低減層の開発東北大院工¹，東北大未来研²，東北大院医工^{3 ○}橋口日出登¹，Mariappan Murugesan²，福島誉史²，李　康旭²，田中　徹^1,3，小柳光正²
• 4ゼオライト含有多孔質シリカ膜の積層構造広大¹，広島産科研²，産総研^{3 ○}山本貴章¹，佐藤　旦²，清野　豊³，服部浩一郎³，吉川公麿¹
• 5絶縁性バリア膜/Cuの界面密着性における要因解析日産アーク ^○阿部聡子，馬場輝久，高橋洋平，上岡健一，叶　際平
• 6SiOC膜の機械的特性とWhite bump不良との関係ルネサスエレクトロニクス¹，ルネサス山形セミコンダクタ^{2 ○}中村朝至¹，藤本直樹²，八島　巌¹，宇佐美達矢¹，藤井邦宏¹
• 7非化学量論組成のZrB_x薄膜のCuメタルキャップとしての特性北見工大 ^○佐藤　勝，武山真弓，野矢　厚
•  休憩　10:45〜11:00
• 8原子層堆積による次世代配線バリア層Co(W)膜のスタッフィング構造形成東大院工¹，大陽日酸^{2 ○}清水秀治^1,2，嶋　航平¹，迫田　薫²，百瀬　健¹，霜垣幸浩¹
• 9ULSI多層配線におけるCVD-Cuシード層形成に適した下地の検討東大院工 ^○（M1）嶋　紘平，清水秀治，百瀬　健，霜垣幸浩
• 10PtSi形成におけるPtスパッタ条件の検討東工大総理工 ^○有馬　潤，吉村泰彦，大見俊一郎
• 11Niシリサイドを形成したSiナノワイヤにおける電気抵抗の評価東工大フロンティア研¹，東工大総理工^{2 ○}松本一輝¹，小山将央¹，角嶋邦之²，Ahmet Parhat¹，片岡好則²，西山　彰²，杉井信之²，筒井一生²，名取研二¹，服部健雄¹，岩井　洋¹