13. 半導体A（シリコン）

2a-D - 1〜12

• 1トンネルトランジスタの自己無撞着量子輸送シミュレーション阪大工¹，JST CREST² 山本将央¹，^○三成英樹^1,2，森　伸也^1,2
• 2InAs/Siヘテロ接合ナノワイヤを用いたバンド間トンネルトランジスタの電流特性解析神戸大院工¹，IBM東京基礎研^{2 ○}三好泰諒¹，小川真人¹，相馬聡文¹，中村　肇²
• 3GAA型ショットキー障壁トンネルFET特性の3次元デバイスシミュレーション(2)早大理工 ^○鹿浜康寛，川村祐士，神岡武文，渡邉孝信
• 4ゲルマニウムナノワイヤのキャリア輸送における原子位置乱れの影響阪大工¹，早大理工²，JST CREST^{3 ○（PC）}三成英樹^1,3，渡邉孝信^2,3，森　伸也^1,3
• 5ナノデバイスにおける電流揺らぎのEMC-MDシミュレーション早大理工¹，筑波大²，阪大院工³，JST-CREST^{4 ○}神岡武文^1,4，今井裕也¹，大毛利健治^2,4，白石賢二^2,4，鎌倉良成^3,4，渡邉孝信^1,4
• 6GAA-MOSFET構造での電流密度分布のモンテカルロ解析筑波大電物 ^○田中伸和，徐　丞完，佐野伸行
•  休憩　10:30〜10:45
• 7宇宙線中性子起因ソフトエラー率のモンテカルロシミュレーション解析九大院総理工¹，筑波大院数物²，半導体理工学研究センター^{3 ○（D）}安部晋一郎¹，渡辺幸信¹，佐野伸行²，柴野望己²，古田博伺³，筒井将史³，上村大樹³，荒川隆彦³
• 8矩形断面SiナノワイヤMOSFETにおけるフォノン散乱に制限された移動度のサイズ依存性東工大フロンティア研¹，東工大総理工^{2 ○}細田倫央^1,2，李　映勲^1,2，角嶋邦之²，アヘメト パールハット¹，筒井一生²，西山　彰²，杉井信之²，名取研二¹，岩井　洋¹
• 9分子動力学シミュレーションを用いたシリコンナノワイヤのフォノン表面散乱の解析京大院工 ^○三枝琢己，鷹尾祥典，江利口浩二，斧　高一
• 10モンテカルロ法によるSiナノ構造中のフォノン伝導過渡応答特性解析阪大院工¹，JST CREST^{2 ○}久木田健太郎¹，鎌倉良成^1,2
• 113次元積層チップの熱抵抗の解析技術研究組合　超先端電子技術開発機構 ^○松本圭司，茨木聡一郎，末岡邦昭，佐久間克幸，菊地秀和，折井靖光，山田文明
• 12ナノシリコン列における光励起キャリアの雪崩増倍阪大工¹，立命館大理工²，サザンプトン大³，北陸先端大⁴，農工大工⁵，JST CREST^{6 ○}森　伸也^1,6，三成英樹^1,6，宇野重康^2,6，水田　博^3,4，越田信義⁵