13. 半導体A(シリコン)

13.6 Siデバイス/集積化技術

9月1日 会場:第1-P7
ポスターセッション
ポスター掲示時間9:30〜11:30

1a-P7 - 1〜27

  • 1ナノスケールMOSFETの電流の概算式(2)東工大フロンテイア 名取研二
  • 2ナノスケールpn接合における少数キャリア拡散の半微視的モデルの検討[1]関西大院 大村泰久,藤田真治,小峠知也
  • 33次元TCADを用いたSi MOSFET構造におけるラマンスペクトル解析産業技術総合研究所1,富士通セミコンダクター2 佐藤 章1,多田哲也1,Vladimir Poborchii1,金山俊彦1,佐藤成生2,有本 宏1
  • 4ラマン分光法による市販32nmノードCMOSのチャネル歪測定明大 武井宗久,山口拓也,橋口祐樹,小瀬村大亮,小椋厚志
  • 5局所歪みによる導電率変調の深さ方向分布計測を目指した抵抗評価素子の作製九大シス情 高下卓馬,茅山英士,中川 豪,池田晃裕,浅野種正
  • 6Mobility Enhancement of Strained-SGOI p-Channel MOSFETs by Applying Ge Condensation Technique to Strained-SOI Substrates東大 ○(M2)徐 準教,中根了昌,田岡紀之,竹中 充,高木信一
  • 7基板貼り合わせ法を用いたIII-V/Ge CMOS トランジスタ集積化東大院工1,産総研2,住友化学3 ○(PC)横山正史1,金 相賢1,張  睿1,田岡紀之1,卜部友二2,前田辰郎2,高木秀樹2,安田哲二2,山田 永3,市川 磨3,福原 昇3,秦 雅彦3,杉山正和1,中野義昭1,竹中 充1,高木信一1
  • 8共通メタルS/D & ゲートを用いた微細III-V/Ge CMOS技術の開発産総研1,住友化学2,東大3 前田辰郎1,卜部友二1,板谷太郎1,石井裕之1,宮田典幸1,安田哲二1,山田 永2,秦 雅彦2,横山正史3,竹中 充3,高木信一3
  • 9メタルS/D 構造及びMOS interface buffer 層の導入による極薄膜 InGaAs-OI MOSFET の高性能化東大院工1,産総研2,住友化学3 ○(D)金 相賢1,横山正史1,田岡紀之1,飯田 亮1,李 成薫1,中根了昌1,卜部友二2,宮田典幸2,安田哲二2,山田 永3,福原 昇3,秦 雅彦3,竹中 充1,高木信一1
  • 10XCT SOI CMOS の超低エネルギー動作特性のメカニズム関西大院 井野大志,大村泰久
  • 11SOI MOSFETにおける自己加熱の実験的評価:電子熱伝導は寄与するか?東工大院理工電子物理 別府伸耕,高橋綱己,大橋輝之,Kunro Chen,内田 建
  • 12金ナノ粒子によるSOIフォトダイオードの光検出感度の向上静大若手育成拠点1,静大電研2 小野篤史1,松尾有樹2,佐藤弘明2,猪川 洋2
  • 13Poly-Si/PVD-TiNゲートFinFET電気特性のFin高さ依存性明大1,日本学術振興会2,産業技術総合研究所3 林田哲郎1,2,遠藤和彦3,Yongxun Liu3,大内真一3,松川 貴3,水林 亘3,右田真司3,森田行則3,太田裕之3,橋口裕樹1,小瀬村大亮1,亀井貴弘1,塚田順一3,石川由紀3,山内洋美3,小椋厚志1,昌原明埴1,3
  • 14ALD-SiO2ゲートサイドウオールスペーサ形成によるFinFET寄生抵抗低減化産総研ナノエレ部門 遠藤和彦,石川由紀,Yongxun Liu,松川 貴,大内真一,塚田順一,山内洋美,坂本邦博,昌原明植
  • 15コンダクタンス法による立体チャネルを有するMOSキャパシタの界面準位密度の評価東工大フロンティア研1,東工大総理工2 ○(M1)李  蔚1,角嶋邦之2,Ahmet Parhat1,筒井一生2,西山 彰2,杉井信之2,名取研二1,服部健雄1,岩井 洋1
  • 16FinFETにおけるNiSi形成起因のS/D寄生抵抗ばらつきの解析産総研 松川 貴,Yongxun Liu,遠藤和彦,塚田順一,石川由紀,山内洋美,大内真一,坂本邦博,昌原明植
  • 17SiナノワイヤFETとInAsナノワイヤFETの極限性能比較神戸大工1,JST CREST2 滝口直也1,澤本 俊1,土屋英昭1,2,小川真人1
  • 18Si(110)、(111)、(001)方位の側壁面を持つシリコンナノワイヤの平坦化産総研 ナノエレクトロニクス 森田行則,大田裕之
  • 19Few-electron quantum dots in germanium nanowires with a top-gate configuration理化学研究所1,東工大2,物質材料研究機構3 申 成權1,2,Shaoyun Huang1,深田直樹3,石橋幸治1,2
  • 20Conduction band density of states in a Ge nanowire dot mapped by single-electron tunneling理研1,東工大2,物材研3 ○(PC)黄 少雲1,申 成權1,2,深田直樹3,石橋幸治1,2
  • 21シリコンナノワイヤ磁気抵抗効果における界面の影響RIKEN1,Tokyo Tech2,NIMS3,Univ. of Tokyo4 ○(D)ジーン タルン1,2,Shaoyun Huang1,福間康裕1,井土 宏1,4,大谷義近1,4,深田直樹3,石橋幸治1,2,小田俊理2
  • 22Si/InAsヘテロ接合を用いたナノワイヤトンネルFETの作製北大院情報科学、量子集積センター1,JSTさきがけ2 冨岡克広1,2,福井孝志1
  • 23超低消費電力動作のためのトラップ電荷のトンネル注入・放出を利用したしきい値電圧の自己調整可能な機能ゲートMOSFET広大RNBS ○(DC)工藤貴史,中島安理,伊藤隆司
  • 24三次元積層時の局所応力がMOSFETの特性に与える影響東北大院工1,東北大未来研2,東北大院医工3 木野久志1,Murugesan Mariappan2,Jichel Bea2,李 康旭2,福島誉史2,小柳光正2,田中 徹1,3
  • 25異種材料半導体チップの低歪み積層接続に関する検討九大 ○(D)仇 立靖,浅野種正
  • 26コンプライアントバンプの固相接合によるFR4 基板へのLSI チップ実装九州大院1,産総研2 曲  拓1,渡辺直也2,池田晃浩1,浅野種正1
  • 27次世代3D集積化デバイス向けTSV形成技術の開発アルバック 作石敏幸,村山貴英,森川泰宏,豊田 聡,鄒 弘綱

13.6 Siデバイス/集積化技術

9月1日 会場:第1-P10
ポスターセッション
ポスター掲示時間15:30〜17:30

1p-P10 - 1〜29

  • 1ナノギャップ電極とナノ結晶シリコン量子ドットの集積配列東工大量子ナノエレ研セ1,東工大院理工2 澤田知孝1,小寺哲夫1,河野行雄1,波多野睦子2,小田俊理1
  • 2シリコン量子ドットと単電子トランジスタ電荷センサーの静電結合評価東工大量子ナノ研セ1,東大ナノ量子機構2,さきがけーJST3,東工大院理工4 堀部浩介1,小寺哲夫1,2,3,蒲原知宏1,内田 建4,小田俊理1
  • 3Si/SiGe量子ドット構造のシミュレーションと作製東工大量子ナノエレ研セ1,東大ナノ量子機構2,さきがけ-JST3,東大工4,東京都市大総研5,東工大院理工6 福岡佑二1,小寺哲夫1,2,3,大塚朋廣4,武田健太4,小幡利顕4,吉田勝治4,澤野憲太郎5,内田 建6,白木靖寛5,樽茶清悟2,4,小田俊理1
  • 4Role of interface potential well in transport in single-donor transistors静大電研 ○(P)ダニエル モラル,Juli Cha Tarido,Earfan Hamid,水野武志,田部道晴
  • 5Probing donor location by assistance of photons in nano-scale SOI-FETs静大 ○(D)Udhiarto Arief,ダニエル モラル,水野武志,田部道晴
  • 6シリコン細線MOSFETにおける単電子転送機構NTT物性基礎研 山端元音,西口克彦,藤原 聡
  • 7Si単電子トランジスタに光照射することによる単正孔トランジスタ動作北大院情報1,NTT物性基礎研2 篠原迪人1,有田正志1,藤原 聡2,高橋庸夫1
  • 8Si単電子トランジスタにおける光照射による単一正孔トラップと電気伝導特性の変化(II)北大院情報1,NTT物性基礎研2 篠原迪人1,有田正志1,藤原 聡2,高橋庸夫1
  • 9チャージポンプ回路を利用したフローティングゲートMOSFETのしきい値電圧制御東大生研1,中大理工2 野末喬城1,2,更屋拓哉1,鈴木龍太1,平本俊郎1
  • 10少数ドーパントを有するシリコンナノロッドの状態解析静大電研1,サザンプトン大2,北陸先端大3 葛屋陽平1,ダニエル モラル1,水野武志1,田部道晴1,水田 博2,3
  • 11単一イオン注入法による位置と個数を制御したデバイスの低温伝導特性評価早大理工1,CNR-IMM2,Politecnico di Milano3,NTT基礎研4,東北大5,早大高等研6 ○(D)堀 匡寛1,Enrico Prati2,Filippo Guagliardo3,小野行徳4,小松原彰1,熊谷国憲1,谷井孝至1,遠藤哲郎5,大泊 巌1,品田賢宏6
  • 12Advantages of Silicon Nanowire MOSFETs over Planar MOSFETs Investigated from the Aspect of Drain-Current Noise筑波大1,JST-CREST2,東工大3 馮ウェイ1,2,ランガ ヘッチアーラッチ1,2,佐藤創志3,角嶋邦之3,丹羽正昭1,2,岩井 洋3,山田啓作1,2,大毛利健治1,2
  • 13ドレイン電流のランダムテレグラフノイズに相関したFETチャネルポテンシャル揺らぎの実時間直接観測筑波大1,JST-CREST2,東工大3 大毛利健治1,2,ウェイ フェン1,2,佐藤創志3,ランガ ヘッティアーラッチ1,2,佐藤基之1,2,松木武雄1,2,角嶋邦之3,岩井 洋3
  • 14H2 annealing effects on surface potential of As-implanted Si measured by KFM静大1,ワルシャワ大2,NTT物性基礎研3 アンワル ミフタフル1,Roland Nowak1,2,小野行徳3,Daniel Moraru1,水野武志1,リシャルド ヤブロンスキ2,田部道晴1
  • 153次元アトムプローブによるMOSFETしきい値電圧ばらつき原因究明東北大金研1,京大工2,東芝ナノアナリシス3,MIRAI-Selete4 高見澤悠1,清水康雄1,外山 健1,井上耕治2,永井康介1,岡田徳行3,加藤幹雄3,内田 博3,矢野史子4,西田彰男4,最上 徹4
  • 16微細FD SOIトランジスタにおけるDIBLおよび電流立上り電圧ばらつき東大生研 Anil Kumar,水谷朋子,平本俊郎
  • 17完全空乏型SOI MOSFET におけるDIBL および電流立上り電圧ばらつきのチャネル幅依存性東大生研 水谷朋子,Anil Kumar,平本俊郎
  • 18ポリシリコンチャネルFinFET及びTri-gateフラッシュメモリの電気特性ばらつき評価産総研1,明大2 Yongxun Liu1,亀井貴弘2,松川 貴1,遠藤和彦1,大内真一1,塚田順一1,山内洋美1,石川由紀1,林田哲郎2,坂本邦博1,小椋厚志2,昌原明植1
  • 19ナノプロービング法を用いたSRAMセルトランジスタ特性ばらつき評価日立ハイテク1,日立ハイテクM&S2 福井宗利1,布施潤一2,奈良安彦1
  • 20スプリット/スタック型Tri-gateフラッシュメモリ電気特性の比較評価明大1,産総研2 亀井貴弘1,Yongxun Liu2,松川 貴2,遠藤和彦2,大内真一2,塚田順一2,山内洋美2,石川由紀2,林田哲郎1,坂本邦博2,小椋厚志1,昌原明稙1,2
  • 21浮遊金属の酸化による不揮発性SiCメモリの素子化東京農工大 院工 ○(M1)山口伸雄,須田良幸
  • 22希土類酸化物(CeOx)を用いたMIM構造の抵抗スイッチング特性東工大フロンティア研1,東工大総理工2 叶 真一1,2,岩井 洋1,服部健雄1,名取研二1,杉井信之2,西山 彰2,筒井一生2,Ahmet Parhat1,角嶋邦之2,竇 春萌1,Hadi Mokhammad1
  • 23擬似スピンMOSFETを用いた不揮発性SRAM:スリープ時リーク電流削減効果東工大像情報1,東工大院総理工2,科技機構CREST3 周藤悠介1,3,山本修一郎2,3,菅原 聡1,3
  • 24スピンMOSFETにおけるHanle効果の解析東工大像情報1,科技機構CREST2 ○(D)高村陽太1,菅原 聡1,2
  • 25CoFe/Mg/AlOx/Siトンネル構造をソース/ドレインに用いたスピンMOSFETの作製東工大像情報1,科技機構 CREST2 ○(M1)置塩貴雄1,高村陽太1,菅原 聡1,2
  • 26非対称セル構造を有する正孔注入型自己バイアスチャネルダイオード東北学院大工1,神奈川工科大2,オリジン電気3 ○(M2)遠藤守雄1,菅原文彦1,工藤嗣友2,星 秀明3,山口日出男3
  • 27マルチフィンガーゲート型CMOSトランジスタにおける異常ドレイン電流東芝研開セ 阿部和秀,佐々木忠寛,板谷和彦
  • 28終端トレンチ構造を適用した低耐圧U-MOSFET検討東芝セミコン社 松田 昇,冨田幸太,浦 秀幸
  • 29DNA電界効果トランジスタの伝導特性 -電荷保持特性-兵庫県立大1,広島大2 高城祥吾1,松尾直人1,山名一成1,部家 彰1,高田忠雄1,横山 新2