13. 半導体A（シリコン）

12p-PB10 - 1〜8

• 1Influence of Si/TiN Capped Annealing on the Interfacial Properties of W₂C/La-silicate/n-Si Capacitors for EOT Scaling東工大フロンティア研¹，東工大総理工²，Fac. Inf. Sci. and Eng., Ningbo Univ^{3 ○}トクダレハン カマリ¹，譚　瑞琴^1,3，細田修平¹，角嶋邦之²，Ahmet Parhat¹，片岡好則²，西山　彰²，杉井信之²，筒井一生²，名取研二¹，服部健雄¹，岩井　洋¹
• 2シリコンナノワイヤトランジスタにおけるアナログ性能の検討東芝　研究開発センター ^○田中千加，齋藤真澄，太田健介，沼田敏典
• 3Ni-InGaAsメタルS/D及びMOS界面バッファ層を持つ極薄膜In_xGa_1-xAs-OI MOSFETsの短チャネル特性東大¹，産総研²，住友化学³，日本学術振興会特別研究員^{4 ○（D）}金　相賢^1,4，横山正史¹，田岡紀之¹，中根了昌¹，安田哲二²，市川　磨³，福原　昇³，秦　雅彦³，竹中　充¹，高木信一¹
• 4TFETにおけるゲートリーク:面／エッジ成分の分離方法産総研GNC ^○森　貴洋，安田哲二，福田浩一，田邊顕人，前田辰郎，水林　亘，大内真一，Yongxun Liu，昌原明植，太田裕之
• 5擬似スピンMOSFETを用いた不揮発性DFF：BETにおける静的リーク電流の影響東工大院総理工¹，東工大像情報²，科技機構CREST^{3 ○}山本修一郎^1,3，周藤悠介^2,3，菅原　聡^1,2,3
• 6擬似スピンMOSFET技術を用いたFPGAの不揮発性パワーゲーティング東工大院総理工¹，東工大像情報²，科技機構CREST^{3 ○}山本修一郎^1,3，周藤悠介^2,3，菅原　聡^1,2,3
• 7マルチフィンガ型MOSトランジスタにおけるインパクトイオン化率異常増大東芝研開セ ^○阿部和秀，板谷和彦
• 8三次元リコンフィギャラブルスピンプロセッサ用金属マイクロバンプ接合技術の開発東北大院工¹，東北大未来研²，東北大院医工^{3 ○}木野久志¹，福島誉史²，小柳光正²，田中　徹^1,3

13a-F4 - 1〜11

• 1キャリア捕獲放出過程における界面トラップ間相互作用：SRHモデル及びチャージポンピング法の再考島根大総理工 ^○土屋敏章
• 2電流ヒストグラムを用いたRandom Telegraph Noiseの解析：酸化膜トラップ間相互作用の検証島根大総理工¹，半導体理工学研究センター^{2 ○}土屋敏章¹，田村直義²，榊谷明仁²，園田賢一郎²，亀井政幸²，山川真弥²，桑原純夫²
• 3キャリア捕獲履歴を用いたRandom Telegraph Noiseの解析：新たな信頼性不安定性現象の観測島根大総理工¹，半導体理工学研究センター^{2 ○}土屋敏章¹，田村直義²，榊谷明仁²，園田賢一郎²，亀井政幸²，山川真弥²，桑原純夫²
• 4SRAMセル安定性の一括ポストファブリケーション自己修復技術東大生研¹，STARC^{2 ○}Anil Kumar¹，更屋拓哉¹，宮野信治²，平本俊郎¹
• 5NBTI Measurements of PFETs under Post Fabrication Self-Improvement Scheme for SRAMIIS, Univ. of Tokyo¹，STARC^{2 ○}Nurul Ezaila Alias¹，Anil Kumar¹，Takuya Saraya¹，Shinji Miyano²，Toshiro Hiramoto¹
• 6高エネルギーイオンプローブを用いたSOI-SRAMのソフトエラー発生率の生成電荷依存性阪大極限センター¹，日本原研²，ルネサスエレクトロニクス^{3 ○（M1）}迫間昌俊¹，阿保　智¹，増田直之¹，若家冨士男¹，小野田忍²，牧野高紘²，平尾敏雄²，大島　武²，岩松俊明³，尾田秀一³，高井幹夫¹
•  休憩　10:30〜10:45
• 7宇宙線中性子起因ソフトエラーに関するマルチセルアップセット解析九大院総理工¹，学振特別研究員²，阪大院情³，東大生研⁴，富士通セミコンダクタ^{5 ○（DC）}安部晋一郎^1,2，渡辺幸信¹，原田　諒³，橋本昌宜³，更田裕司⁴，上村大樹⁵
• 8擬似スピンMOSFETを用いた不揮発性SRAM:スリープモード動作とその応用東工大像情報¹，東工大院総理工²，科技機構CREST³，神奈川科学技術アカデミー^{4 ○}周藤悠介^1,3,4，山本修一郎^2,3，菅原　聡^1,3
• 9スプリットゲート型ポリシリコンチャネルFinFETフラッシュメモリの作製及び電気特性評価産総研¹，明大^{2 ○}Yongxun Liu¹，亀井貴弘²，松川　貴¹，遠藤和彦¹，大内真一¹，塚田順一¹，山内洋美¹，石川由紀¹，林田哲郎²，坂本邦博¹，小椋厚志²，昌原明植^1,2
• 10Dpsタンパクナノ粒子を利用したフローティングゲートメモリ奈良先端大¹，戦略的創造研究推進事業^{2 ○}上武央季^1,2，上沼睦典^1,2，鄭　　彬^1,2，石河泰明^1,2，山下一郎^1,2，浦岡行治^1,2
• 11DNAメモリートランジスタの電荷保持機構の検討兵庫県立大 ^○前野尚子，松尾直人，高城祥吾，部家　彰，高田忠雄，山名一成
•  昼食　12:00〜13:30

13p-F4 - 1〜19

• 1ナノスケールMOSFETの電流の概算式（4）東工大フロンテイア ^○名取研二
• 2デバイスシミュレータを用いたナノスケールBulk/SOI FinFET熱等価回路モデルの導出東工大電物¹，東工大量子ナノエレ研セ²，慶大電子工^{3 ○（D）}高橋綱己^1,3，別府伸耕^1,3，小田俊理²，内田　建^1,3
• 3ACコンダクタンス法を用いた実験手法に対する検証東工大院理工 電子物理¹，慶應大理工 電子工学²，東工大 量子ナノ研セ^{3 ○}別府伸耕^1,2，小田俊理³，内田　建^1,2
• 4完全空乏型Silicon-on-Thin-BOX (SOTB) MOSトランジスタにおけるドレイン電流ばらつきの低減東大生研¹，LEAP^{2 ○}水谷朋子¹，山本芳樹²，槇山秀樹²，角村貴昭²，岩松俊明²，尾田秀一²，杉井信之²，平本俊郎¹
• 5極少エネルギー消費回路応用を目指すXCT-SOI MOSFETの微細化設計関西大院 ^○佐藤大貴，大村泰久
• 6Si ナノワイヤ FETの電気特性に対するアニーリング処理の影響東工大量子ナノ研セ¹，東工大ナノ量子機構²，さきがけ-JST^{3 ○}野口智弘¹，小寺哲夫^1,2,3，Marolop Simanullang¹，Surawijaya Akhmadi¹，宇佐美浩一¹，小田俊理¹
• 710nm径トライゲートナノワイヤMOSFETにおける高電界輸送特性向上と薄BOXによる基板バイアス閾値調整東芝¹，東工大^{2 ○}太田健介¹，齋藤真澄¹，田中千加¹，内田　健²，沼田敏典¹
• 8単一シリコンナノワイヤチャネルトランジスタのキャリア移動度測定東大生研 ^○（DC）毛　　珂，更屋拓哉，平本俊郎
• 9不純物注入レスプロセスにより形成したひずみGeナノワイヤ メタルソース・ドレインpMOSFET (I) -ひずみGeナノワイヤチャネルのホール移動度特性-産総研GNC¹，明大理工^{2 ○}池田圭司¹，小野瑞城¹，小瀬村大亮²，臼田宏治¹，小田　穣¹，上牟田雄一¹，入沢寿史¹，守山佳彦¹，小椋厚志²，手塚　勉¹
• 10不純物注入レスプロセスにより形成したひずみGeナノワイヤ メタルソース・ドレインpMOSFET (II) -メタルソース・ドレインによる寄生抵抗低減効果と短チャネルデバイス特性評価-産総研GNC¹，明大理工^{2 ○}池田圭司¹，小野瑞城¹，小瀬村大亮²，臼田宏治¹，小田　穣¹，上牟田雄一¹，入沢寿史¹，守山佳彦¹，小椋厚志²，手塚　勉¹
•  休憩　16:00〜16:15
• 11数nm-CMOS素子用Si単原子層の検討（II）：フォトルミネッセンス特性神奈川大理¹，東京農工大工^{2 ○}水野智久¹，戸部圭亮¹，丸山洋一¹，鮫島俊之²
• 12ユニバーサル曲線を超えるMOSFET移動度の観測とその物理的起源の解明東工大　電子物理¹，慶應大　電子工²，東工大　量子ナノ研セ^{3 ○}大橋輝之^1,2，高橋綱己^1,2，小寺哲夫³，小田俊理³，内田　建^1,2
• 13Junctionlessトランジスタの高濃度チャネルドーピングの影響に関する考察神戸大工¹，JST CREST^{2 ○}長井克之¹，土屋英昭^1,2，小川真人¹
• 14短チャネルIII-V MOSFETの量子輸送効果神戸大工¹，JST CREST^{2 ○}前川容佑¹，木場隼介¹，土屋英昭^1,2，小川真人¹
• 15Siエピタキシャル成長を用いたJunction-lastプロセスp-およびn-TFETの形成GNC-AIST ^○森田行則，森　高洋，右田真司，水林　亘，田邊顕人，福田浩一，昌原明植，太田裕之
• 16Si-トンネルFETとSi-MOSFETの電気特性の温度依存性比較産総研、GNC ^○右田真司，福田浩一，森田行則，昌原明植，太田裕之
• 17Si/InGaAsヘテロ接合界面を用いたナノワイヤトンネルFETの作製北大院情報科学、量子集積センター¹，JSTさきがけ^{2 ○}冨岡克広^1,2，吉村正利¹，福井孝志¹
• 18自己組織化膜によるCu電極表面の保護九大シ情 ^○（M1）仲原清顕，仇　立靖，池田晃裕，浅野種正
• 19超音波によるCu-Cuマイクロバンプの常温接合九大システム情報科学¹，アドウェルズ^{2 ○（DC）}仇　立靖¹，野田和宏²，中居誠也²，浅野種正¹

14a-F4 - 1〜11

• 1｢講演奨励賞受賞記念講演｣（15分）
  次世代高性能In_xGa_1-xAs-OI MOSFETの実現に向けたチャネルエンジニアリング東大¹，産総研²，住友化学³，日本学術振興会特別研究員^{4 ○}金　相賢^{1, 4}，横山正史¹，田岡紀之¹，中根了昌¹，安田哲二²，市川　磨³，福原　昇³，秦　雅彦³，竹中　充¹，高木信一¹
• 2Electronic Properties of Silicon Nanocrystal Thin-Films東工大 ^○Ryan Gresback，Riku Yamada，Yi Ding，Ilker Dogan，Ken Okazaki，Tomohiro Nozaki
• 3Channel Length Scaling and Surface Nitridation of Silicon Nanocrystals for High Performance Electron Device東工大 量子ナノエレ研セ ^○Jannatul susoma，中峯嘉文，近藤信啓，小寺哲夫，宇佐美浩一，河野行雄，小田俊理
• 4シリコンナノワイヤチャネルを有する室温動作単電子/単正孔トランジスタにおけるドット形成メカニズム東大生研¹，中大理工^{2 ○}鈴木龍太¹，野末喬城^1,2，更屋拓哉¹，平本俊郎¹
• 5多数ゲートを有するSi単電子トランジスタの少数電子系の特性評価北大院情報¹，NTT物性基礎研^{2 ○}内田貴史¹，竹中浩人¹，吉岡　勇¹，有田正志¹，藤原　聡²，高橋庸夫¹
• 6Si単電子トランジスタの高周波応答特性(2)北大院情報¹，NTT物性基礎研²，静岡大電子研^{3 ○}竹中浩人¹，内田貴史¹，吉岡　勇¹，有田正志¹，藤原　聡²，猪川　洋³，高橋庸夫¹
•  休憩　10:30〜10:45
• 7単電子トランジスタによるSi三重量子ドットのチャージセンシング東工大量子ナノ研セ¹，東大ナノ量子機構²，さきがけ-JST^{3 ○}溝口来成¹，小寺哲夫^1,2,3，堀部浩介¹，河野行雄¹，小田俊理¹
• 8バックゲートとソース/ドレイン電圧印加による各量子ドットの電気化学ポテンシャル制御東工大量子ナノ研セ¹，東大ナノ量子機構²，JST-PRESTO^{3 ○}蒲原知宏¹，小寺哲夫^1,2,3，小田俊理^1,2
• 9MOS構造gateを有するSi/SiGe量子ドットデバイスの作製東工大量子ナノ研セ¹，東大ナノ量子機構²，さきがけ-JST³，東大工^{4 ○}神岡　純¹，小寺哲夫^1,2,3，武田健太⁴，小幡利顕⁴，吉田勝治⁴，樽茶清吾^2,4，小田俊理¹
• 10ホール輸送によるp型量子ドットの作製と特性評価東工大量子ナノエレ研セ¹，東大ナノ量子機構²，JST-PRESTO^{3 ○}山田　宏¹，小寺哲夫^1,2,3，蒲原知宏¹，河野行雄¹，小田俊理¹
• 11正三角形の頂点に配置したシリコン3重量子ドットの作製と特性評価東工大量子ナノ研セ¹，東大ナノ量子機構²，さきがけ-JST³，東大生産研^{4 ○}小寺哲夫^1,2,3，溝口来成¹，林　久志¹，堀部浩介¹，蒲原知宏¹，荒川泰彦^2,4，小田俊理¹
•  昼食　12:00〜13:00

14p-F4 - 1〜6

• 1Kelvin probe force microscope observation of nanoscale pn junction depletion layer静大電研¹，ワルシャワ大^{2 ○（D）}Nowak Roland^1,2，Miftahul Anwar¹，ダニエル モラル¹，水野武志¹，Ryszard Jablonski²，田部道晴¹
• 2シリコンナノpn接合の電子状態静大電研¹，サザンプトン大²，北陸先端大^{3 ○}葛屋陽平¹，ダニエル モラル¹，水野武志¹，田部道晴¹，水田　博^2,3
• 3シリコンナノ構造中のリンドナーの第一原理解析：ナノディスクにおける波動関数北陸先端大¹，静大電研²，サザンプトン大³ The Anh Le¹，^○葛屋陽平²，ダニエル モラル²，水野武志²，田部道晴²，水田　博^1,3
• 4Photon detection by individual donor in lateral nanowire pn junction静大 ^○（D）Sri Purwiyanti，アリエフ ウディアルト，ダニエル モラル，水野武志，田部道晴
• 5Ionization energy enhancement and high temperature operation of single-dopant transistors静岡電研¹，JAIST²，Univ. of Southampton^{3 ○（P）}Earfan Hamid¹，ダニエル モラル¹，ヨウヘイ クズヤ¹，タケシ ミズノ¹，リデ アン²，ヒロシ ミズタ^2,3，ミチハル タベ¹
• 6シングルイオン注入法を用いた単一ドーパント原子を有するトランジスタの作製と低温伝導特性評価早大理工¹，学振特別研究員²，CNR-IMM³，Politecnico di Milano⁴，富山大⁵，産総研^{6 ○}堀　匡寛^1,2，Enrico Prati³，熊谷国憲¹，Filippo Guagliardo⁴，Giorgio Ferrari⁴，谷井孝至¹，小野行徳⁵，品田賢宏⁶