13. 半導体A（シリコン）

19a-D - 1～9

• 1Auナノ粒子を触媒としたSiO₂上の無電解Ni合金めっきの検討関西大学 ^○（B）三宅浩志，井上史大，横山　巧，新宮原正三
• 2 ポリクロロパラキシリレン膜と中性無電解銅めっきを用いたICチップ間配線形成法(II)千葉工大院¹，千葉工大工^{2 ○}波多野真¹，杉浦　修²
• 3 エポキシ配合樹脂上への銅めっき配線形成千葉工大院¹，千葉工大工^{2 ○}櫻井龍斉¹，杉浦　修²
• 4 アルミニウム上への無電解銅めっきの均一性の改善千葉工大院¹，千葉工大工^{2 ○}山内　明¹，杉浦　修²
• 5 無電解銅めっきによるテフロンへの配線形成千葉工大院¹，千葉工大工^{2 ○}喜古　梓¹，杉浦　修²
•  休憩　11:15～11:30
• 6 三次元集積回路のための高密度Cu/Snマイクロバンプ形成技術東北大院工¹，東北大院医工^{2 ○}大原悠希¹，乗木暁博¹，Murugesan Mariappan¹，岩田永司¹，開　達郎¹，李　康旭¹，J.-C. Bea¹，福島誉史¹，田中　徹^1,2，小柳光正¹
• 7 フリップチップインターコネクションのための低抵抗Cu-Snマイクロバンプに関する研究東北大院工 ^○Murugesh Mariappan，大原悠希，乗木暁博，小島俊也，開　達郎，木野久志，李　康旭，Jichel Bea，福島誉史，田中　徹，小柳光正
• 8 金属マイクロバンプ接合を介した自己組織化チップ積層東北大院工¹，東北大院医工^{2 ○}岩田永司¹，福島誉史¹，李　康旭¹，田中　徹^1,2，小柳光正¹
• 9 無電界SnメッキによるCu薄膜の耐酸化性と選択成膜性東北大工 ^○（M1）李　子峰，藤井恵人，須藤祐司，小池淳一

20a-D - 1～10

• 1バックエンドプロセス向けCu拡散バリア用SiCH膜におけるプリカーサー中のイソブチル基の効果大陽日酸¹，東大院工²，トリケミカル研究所³，筑波大^{4 ○}清水秀治^1,2，永野修次¹，大橋　芳¹，迫田　薫¹，羽坂　智¹，加田武史³，田島暢夫⁴，霜垣幸浩²
• 2 中性粒子ビームCVDによる超低誘電率SiOC膜の形成と構造制御（3）＝積層構造による効果の検討(2)＝東北大流体研¹，半導体理工学研究センター^{2 ○}佐々木亨¹，安原重雄¹，田島邦敏²，矢野　尚²，門村新吾²，島山　努²，松永範昭²，吉丸正樹²，寒川誠二¹
• 3 中性粒子ビームCVDによる超低誘電率SiOC膜の形成と構造制御（4）＝基板温度とパルス変調ビームの効果＝東北大流体研¹，半導体理工学研究センター^{2 ○}佐々木亨¹，安原重雄¹，田島邦敏²，矢野　尚²，門村新吾²，島山　努²，松永範昭²，吉丸正樹²，寒川誠二¹
• 4 低温作製されたZrB_x薄膜のCu配線への適用北見工大 ^○武山真弓，佐藤　勝，野矢　厚
• 5 低誘電率膜へのダメージを低減するバリアメタルリスパッタプロセスの開発IINECエレクトロニクス ^○中嶋　章，黒川哲也，戸原誠人，藤井邦宏
•  休憩　10:15～10:30
• 6 透過型電子線トモグラフィ法によるバリアメタル被覆の三次元形状評価東レリサーチセンター¹，半導体先端テクノロジーズ^{2 ○}伊藤俊彦¹，松脇右京¹，橋本秀樹¹，垂水喜明²，小川真一²
• 7 新規Cu原料を用いたCu-CVDプロセスの核発生密度東大工 鈴木悠太，^○霜垣幸浩
• 8 テーパ角制御によるポーラスLow-k/Cuビア配線の高信頼化LSI Fundamental Research Lab. ^○久米一平，川原　潤，井上尚也，古武直也，齋藤　忍，林　喜弘
• 9 局所厚膜化配線による低電力40nm-CMOS デバイスの高周波特性向上NECエレLSI基礎開研 ^○肱岡健一郎，川原　潤，成広　充，久米一平，田辺　昭，長瀬寛和，山本博規，井上尚也，林　喜宏
• 10 NiZnフェライト/TaNの多層化による磁気特性の向上NECエレクトロニクス¹，LSI基礎開発研究所^{2 ○}金子貴昭^1,2，井上尚也^1,2，古武直也^1,2，林　喜宏^1,2